PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02260876 A

(43) Date of publication of application: 23.10.90

(51) Int. CI

H04N 5/21 H03H 15/00

(21) Application number: 01078442

(22) Date of filing: 31.03.89

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

SATOU ERI

NAKAMURA KAZUHIRO

(54) WAVEFORM EQUALIZER


(57) Abstract:

PURPOSE: To prevent a picture with no ringing or the like eliminated thereof from being displayed by discriminating whether or not asynchronous state of waveform equalization is caused tentatively when the waveform equalization is in the asynchronous state in the waveform equalization mode and continuing the waveform equalization mode when the state is tentative.

CONSTITUTION: An RS flip-flop circuit 25 is provided between a phase locked loop PLL circuit 24 and a control circuit 21 and the RS flip-flop circuit 25 is used to detect whether or not the PLL circuit 24 is in the asynchronous state in the waveform equalization mode. In the case of the asynchronous state, the asynchronous time is measured and whether or not the result of measurement exceeds a predetermined asynchronous allowable time is discriminated and the waveform equalization mode is consecutive when the allowable time is not exceeded, and the waveform equalization mode is once released when the allowable time is exceeded and the waveform equalization is implemented again after the synchronizing state is recovered. When the asynchronous state is tentative, since the waveform equalization mode

is consecutive as it is, a pattern including ringing or the like is not displayed different from the case of re-implementation of the waveform equalization.

COPYRIGHT: (C)1990,JPO&Japio



⑱日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平2-260876

®Int. Cl. ⁵

識別記号

庁内整理番号

@公開 平成2年(1990)10月23日

H 04 N 5/21 H 03 H 15/00 A 7060-5C 8837-5 J

審査請求 未請求 請求項の数 4 (全9頁)

❸発明の名称 波形等化装置

②特 頤 平1-78442

②出 願 平1(1989)3月31日

@発明者 佐藤

恵 理

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜 事業所家電技術研究所内

20発 明 者 中 村

和、弘

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜

事業所家電技術研究所內

⑩出 頤 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外3名

明 知 書

発明の名称
 故形等化装置

2. 特許請求の範囲

(1) タップ利得を無整可能なトランスパーサルフィルタを用い、受信信号に同期してこの受信信号から波形歪み成分を除去する波形等化動作を行なう波形等化手段と、

この被形等化手段の被形等化出力に践存する上記被形歪み成分を検出する被形歪み成分検出手段と、

この波形歪み成分検出手段の検出出力に基づい で上記トランスパーサルフィルタのタップ利得を 制御する利得制御手段と、

上記波形等化手段が上記波形等化動作を行なっているモードにおいて、上記波形等化動作が上記受信信号に同期してしているか否かを判定する同期判定手段と、

この同期判定手段によって上記被形等化動作が 上記受信信号に同期していないと判定された場合、 その非同期時間を計測する時間計測手段と、

この時間計測手段によって計測された非同期時間が定めた非同期許容時間を越えるか否かを判定 する時間判定手段と、

この時間判定手段によって上記非問期時間が上記非同期許容時間を越えないと判定された場合は、上記被形等化モードを継続し、上記非同期許容時間を越えると特定された場合は、同期状態が回復するまで、上記被形等化モードを解除するモード 制御手段と

、を具備したことを特徴とする波形等化袋置。

(2) 上記モード制御手段は、上記時間判定手段によって上記非同期時期が上記非同期許容時間を越えると判定された場合、同期状態が回復するまで、上記トランスパーサルフィルタのタップ利得を被形等化がなされない値に設定するように構成されていることを特徴とする請求項1記載の被形等化装置。

(3) 上記受信信号と上記被形等化手段の被形 等化出力のどちらか一方を択一的に選択可能で、 少なくとも上記被形等化モードにおいては、上記被形等化出力を選択する選択手段を有し、

上記モード制御手段は、上記時間特定手段によって上記非同期時間が上記非同期許容時間を越えると判定された場合、同期状態が包復するまで、上記トランスパーサルフィルタのタップ利得を初期値に設定するとともに、上記選択手段によって上記受信号が選択されるように上記選択手段の選択動作を制御するように構成されていることを特徴とする請求項1記載の放影等化装置。

(4) 上記受信信号と上記放形等化手段の放形 等化出力のどちらか一方を択一的に選択可能で、 少なくとも上記放形等化モードにおいては、上記 被形等化出力を選択する選択手段を有し、

上記モード制御手段は、上記時間判定手段によって上記非同期時間が上記非同期許容時間を越えると判定された場合、同期状態が回復するまで、上記トランスパーサルフィルタのタップ利得を被形等化がなされない値に設定するように構成されていることを特徴とする緯水項1記載の波形等化

ジタル信号化された後、時間調整用の遅延回路 13,14とTF15に供給される。遅延回路 14とトランスパーサルフィルタ15の出力信号 とは加算回路16で加算される。これにより、受 信映像信号からこの信号に含まれる被形歪み成分 が除去される。この波形等化出力と遅延回路13 の遅延出力はスイッチ17に供給される。

このスイッチ17は、液形等化動作を行なわないモードでは、遅延回路13個に接続される。これにより、この非液形等化モードでは、遅延回路13から出力される受信映像信号がスイッチ17を介してデジタル/アナログ変換回路(以下、D/A変換回路と記す)18に供給される。一方、液形等化動作を行なうモードにおいては、スイッチ17は加算回路16個に接続される。これにより、この液形等化モードにおいては、加算回路16の液形等化出力がスイッチ17を介してD/A変換回路18に供給される。

スイッチ17の選択出力はD/A変換回路18 によりアナログ信号化された後、出力端子19に 装"置。

* 発明の詳細な説明 3. 発明の詳細の詳細な説明

. [発明の目的]

(産業上の利用分野)

この発明は、タップ科得を調整可能なトランスパーサルフィルタ (以下、TFと記す) を用いて受信信号から故形歪み成分を除去する故形等化装置に関する。

(従来の技術)

テレビジョン受象機においては、一般に、受信した映像信号に含まれるゴースト等の波形歪み成分を除去するために波形等化装置が設けられている。そして、この波形等化装置としては、通常、タップ利得を調整可能なトランスパーサルフィルタを用いたものが使用されている。

第5回にトランスパーサルフィルタを用いた従来の波形等化装置の構成を示す。

この第5 図において、入力増子11 に供給された受信映像信号は、アナログ/デジタル変換回路(以下、A/D変換回路と記す) 12 によってデ

供給される。

被形等化モードにおけるトランスパーサルフィルタ15のタップ利得の制御はつぎのようにしてなされる。

すなわち、スイッチ17によって選択された波 形等化出力は、D/A変換回路18に供給される とともに、故形メモリ20に書き込まれる。制御 回路21はこの故形メモリ20に書き込まれた受 信映像信号からトレーニング信号を取り込む。こ こで、トレーニング信号とは、波形歪み成分を検 出するための基準信号として予め受信映像信号に 挿入されている信号である。 鮭 御回路 2 1 はこの トレーニング信号を使って波形歪み成分を検出し、 この検出結果に基づいてTF15の各タップの利 得を演算する。そして、この演算結果を T.F 1 5 の各タップに転送する。これにより、放形歪み成 分の位相に対応するタップの利得の特定が高めら れ、このタップの出力と受信映像信号とが加算回 路16により加算されることにより、波形等化が なされる。

なお、制御回路 2 1 は例えばマイクロコンピュ " ータを有し、その処理プログラムが R ぴ M 2 2 に 格納されている。また、 T F 1 5 のタップ利得は R A M 2 3 に格納されている。

ところで、上述した波形等化動作は、受信映像信号に同期するようにしてなされる。これは、TF15等をアクセスするための基準クロックCLKを、フェイズロックドループ回路(以下、PLL回路と記す)24により受信映像信号に同期して出力することによりなされる。

被形等化モードにおいて、被形等化動作が受信 映像信号に同期している場合は、被形等化モードが継続され、同期しなくなった場合は液形等化 モードが解除される。この同期か非同期かの判定は、PLL回路24から出力されるLOCK/ UNLOCK信号に基づいて制御回路21によりなされる。すなわち、PLL回路24は、このPLL回路24が受信映像信号に同期している場合は、LOCK/UNLOCK信号のレベルをローレベル(以下、Lレベルと記す)に数定し、同

期状態が回復すると、再度最初から波形等化処理をやり直すようになっている。 したがって乱れる はい の は の は の は の な の は の は の な の な の は の な の で あ の で あ の で あ か な い よ う な で も の で あ か な い よ う な た め の で あ か が な い よ う な た め の で あ か が は い よ う な た め の で あ が が な じ で で の 間 、 例 え ば 、 リ ン ケ 等を含 む 画 面 が 得 ら れ る と い う 穏 風 が あっ た

(発明が解決しようとする課題)

以上述べたように従来の波形等化装置は、波形等化モードにおいて、波形等化動作が非同期状態になると、すぐに、波形等化モードを解除するようになっているため、非問期状態があえて波形等化モードを解除する必要がない一時的なものであっても、リンギング等を含む調面が得られてしまうという問題があった。

そこで、この発明は、非同期状態が一時的なものである場合には、波形等化モードを解除しないようにすることにより、リンギング等を含む画面

期していない場合は、ハイレベル(以下、Hレベルと記す)に設定する。したがって、制御回路 21はLOCK/UNLOCK信号がLレベルの ときは、波形等化動作が受信映像信号に同期して いると料定し、Hレベルの場合は、同期していな いと判定する。

制御回路 2 1 は、被形等化動作が受信映像信号に同期していると判定した場合は、被形等化モードを継続し、同期していないと判定した場合は、 被形等化モードを解除する。この被形等化モードの解除は、TF 1 5 のタップ利得を初期値に設定するとともに、スイッチ 1 7 を加算回路 1 6 側に接続することによりなされる。この状態は、同期状態が回復するまで継続される。

以上従来の被形等化装置の構成を説明したが、 この被形等化装置の場合、つぎのような問題があった。

すなわち、従来の波形等化装置においては、波 形等化動作が同期状態から非同期状態に変化する と、すぐに、波形等化処理モードが解除され、同

が表示されることを防止することができる被形等 化装置を提供することを目的とする。

(発明の目的)

(課題を解決するための手段)

上記目的を達成するためにこの鬼明は、被形等化モードにおいて、被形等化動作の非同期状態になった場合、その被形等化動作の非同期許容時になった場合は被形等化モードを解除し、超えない場合は被形等化モードを推続するようにしたものである。

(作用)

上記構成によれば、非同期状態が一時的なものである場合、波形等化モードがそのまま継続されるので、波形等化動作を再度やり直す場合のように、リンギング等を含む画面が表示されることはない。

(実施例)

以下、図面を参照しながらこの発明の実施例を詳細に説明する。

第1図はこの発明の一実施例の構成を示す回路・ 図である。

なお、第1図において、先の第5図と同一部に は同一符号を付して詳細な説明を省略する。

この処理はROM22に格納されたプログラムに従って制御回路21内のマイクロコンピュータによってなされる。このROM22に格納されたプログラムを第2図のフローチャートに示す。また、第3図には、第2図のフローチャート中のタ

が特定される。この判定は、RSフリップフロップ回路25の出力増子Qのレベルに基づいてなされる。

すなわち、ステップSiooで出力されるリセ ットパルスにより R S フリップフロップ 回路 2 5 はリセットされる。このとき、PLL回路24が 受信映象信号に同期していなければ、このPLL 回路24から出力されるLOCK/UNLOCK 信号が且レベルであるため、RSフリップフロッ プ国路25はリセットパルスにより一旦リセット された後、すぐに、セット状態に戻される。これ により、RSフリップフロップ回路の出力端子Q のレベルはHレベルとなる。逆に、PLL回路 24が同期していれば、LOCK/UNLOCK 信号がしレベルにあるため、RSフリップフロッ プ回路25はセット状態に戻されない。これによ り、その出力増子QのレベルがLレベルとなる。 したがって、制御回路21は、RSフリップフロ ップ回路25の出力端子Qのレベルが且レベルの 場合は、同期していないと判定し、Lレベルの場

イマークロックサブルーチンのフローチャートを示す。さらに、第4図には、第2図及び第3図のフローチャートに従ってなされる動作のタイミングチャートを示す。

なお、第4回に示す丸数字は第2回及び第3回 に示す丸数字に対応するものである。

ここで、第2図乃至第4図を参照しながら、第 1図の構成及び動作を詳細に説明する。

電源投入等により装置が初期状態に設定され、 プログラムがスタートすると、制御回路 2 1 は、 まず、ステップ S 1 a a の処理を実行する。この ステップ S 1 a a の処理を実行する。この ステップ S 1 a a の処理を実行する。この の処理を実行する。この では、スイッチ 1 7 を 遅延回路 1 3 側に決続する処理、 T F 1 5 のタップフロット で加路 2 5 のリセット増子に且レベルのリセット パルスを供給する処理の3つの処理がなされる。

この3つの処理が済むと、制御回路21はつぎのステップSiciを実行する。このステップSiciを実行する。このステップSiciの処理期間中に Pll回路24が受信映像信号に同期したか否か

合は同期していると判定する。

PLL回路24が受信映像信号に同期していない場合、制御回路21は再びステップSiooに 関り、PLL回路24が同期するまで、ステップ Sico. Sioiの処理を繰り返す。

P L L 回路 2 4 が受信映像信号に同期した場合、制御回路 2 1 はステップ S 1 o 2 の処理を災行する。なお、ステップ S 1 o 1 の処理までは、非 波形等化モードにおける処理であり、ステップ S 1 o 2 の処理から波形等化モードに入る。

ステップ S 1 0 2 では、スイッチ 1 7 を加算回路 1 6 側に接続する処理と、波形メモリ 2 0 からトレーニング 信号を取り込む処理がなされる。

この処理が済むと、制御回路21はステップS103の処理を実行する。このステップS102の実行期間中に、PLL回路24が非同期状態になったか否かが判定される。この判定もステップS101と同様、RSフリップフロップ回路25の出力端于Qのレベルに基づいてなされる。但し、この場合は、判

定に先だってRSフリップフロップ回路25にリセットパルスが供給されない。ごれは、ステップ SIO3は、PLL回路24が同期状態から非同期状態になったか否かを判定するためのステップ だからである。すなわち、この場合には、もともと RSフリップフロップ回路25がリセット状態にあるため、あえてリセットパルスを供給する必要がないわけである。

P L L 回路 2 1 が同期状態にある場合、制御回路 2 1 はステップ S 1 0 3 の処理を有効にして次のステップ S 1 0 4 の処理を観次実行する。 すなわち、ステップ S 1 0 4 では、被形面み成分の検出がなされ、ステップ S 1 0 5 ではこの検出出力に基づいてTF 1 5 のタップ利得が演算され、ステップ S 1 0 6 では、求められたタップ利得がTF 1 5 に転送される。

 タップ利得の転送が済むと、制御回路21はステップS107の処理を実行する。このステップS104、S105

 S107では、ステップS104、S105

 S106の実行期間中にPLL回路24が非同期

S 2 c 1 でタイマオーパーフローフラグをリセットする。このフラグは後述する如く非同期許容時間内に P L L 回路 2 4 の同期状態が回復しない場合、セットされるものである。

このリセットが済むと、制御回路 2 1 はステップ S 2 0 2 で R S フリップフロップ回路 2 5 のリセット焼子 R にリセットパルスを供給する。

このリセットバルスの供給が済むと、制御回路 21はステップ S 2 0 3 で P L L 回路 2 4 の同期 が回復した否かを判定する。この判定も、R S フ リップフロップ 回路 2 5 の出力 増子 Q の レ ル に 基づいて行われる。但し、この場合は、非同期状態 態から同期状態になったかを判定するものである から、上述の如く、判定に先だって、ステップ S 2 0 2 で R S フリップフロップ回路 2 5 にリセットバルスが供給される。

同期が回復していなければ、制御回路 2 1 はステップ S 2 0 4 の処理を実行する。このステップ S 2 0 4 では、ステップ S 2 0 1 で非同期許容時間をセットしてからの時間が計測される。すなわ

状態になったか否かが判定される。この判定も先のステップSioi。Sios と全く同じようにしてなされる。但し、この場合も、判定に先だって、RSフリップフロップ回路25にリセットパルスが供給されない。

P L L 回路 2 4 が同期状態にある場合、制御回路 2 1 はステップ S 1 a 4 . S 1 o 5 . S 1 a 6 の処理を有効にして、ステップ S 1 a 2 に戻る。以後、ステップ S 1 o 3 あるいはステップ S 1 o 7 において、P L L 回路が非同期状態となったと判定されるまで、上述した波形等化動作が綴返される。

制御回路 2 1 はステップ S 1 0 3 , S 1 0 7 で P L L 回路 2 4 が非同期状態となったと判定した場合、サブルーチンを成すステップ S 1 0 8 のコールタイマロック処理を実行する。

このステップ S 1 c 8 では、まず、第 3 図に示すように、ステップ S 2 c o において、非同期許容時間がセットされる。

このセットが済むと、制御回路21はステップ

ち、非同期状態になってからの時間が計測される。 この計測が済むと、制御回路 2 1 はステップ S 2 0 5 の処理を実行する。このステップ S 2 0 5 では、ステップ S 2 0 4 で計測された時間が非同期許容時間を越えたか否かが判定される。

計選時間が非同期許容時間を越えていない場合、 制御回路21はステップS202に戻る。以後、 ステップS203において、同期が回復したと判 定されない展り、計測時間が非同期許容時間を越 えるまで、上述した動作が最返される。

計測時間が非同期許容時間を越えると、制御回路21はステップS206でタイマオーバーフローフラグをセットする。これで、サブルーチンが終了し、第2図のメインルーチンに戻る。

計測時間が非同期許容時間を越える前に、PLL回路24の同期が回復すると、制御回路21はステップS2asからメインルーチンに移る。したがって、この場合は、タイマオーバーフロープラグがセットされない。

上記のようにしてサブルーチンが終了すると、

制御回路 2 1 は第 2 図のステップ S 1 0 9 を実行する。このステップ S 1 0 9 では、タイマオーパーフローフラグがセットされているか否かが判定される。

タイマオーバフローフラグがセットされていなければ、制御回路21はステップSェο2に戻り、 彼形等化モードを継続する。

一方、タイマオーバーフローフラグがセットされていれば、制御回路21はステップS100に 戻る。これにより、波形等化モードが一旦解除され、PLL回路24の同期が回復した時点で再度 波形等化処理を最初からやり直される。

なお、第4度において、A、Bは波形等化モード中にPLL回路24が非同期状態になった場合を示す。このA、Bのうち、Aは非同期許容時間中に同期が回復した場合を示し、Bは回復しない場合を示す。

以上述べたようにこの実施例は、波形等化モー ド中に、第2図のステップ S 1 0 3 . S 1 0 7 で、 P L L 回路 2 4 が非同期状態になったか否かを判

例えば、先の実施例では、波形等化モードを解験する場合、TF15のタップ利得を初期値に設定するとともに、スイッチ17を遅延回路13側に接続する場合を説明した。しかし、タップ利得の初期値として映像信号の波形等化に寄与しないような値、例えば0を設定するものであれば、スイッチ12を加算回路17側に接続したままにしておいてもよい。

また、先の実施例では、この発明をスイッチ 17のような選択手段、つまり、受信映像信号と 故形等化出力とを択一的に選択可能な選択手段を 有する波形等化袋室に適用する場合を説明したが、 この発明はこのような選択手段を有しない波形等 化袋屋にも適用可能である。この場合は、波形等 化モードを解除する場合、TP15のタップ利得 を波形等化に寄与しないような値、例えば、0に 数定すればよい。

また、先の実施例では、被形等化動作が受信映像信号に同期しているか否かを判定するのに、 PLL回路24が受信映像信号に同期しているか 定し、非同期状態になった場合は、第3図のステップS204で、その時間を計測するともに、第3図のステップS203、S205で、この計測時間が非同期許容時間を越えたか否かを判定に別ってそのまま被形等化モードを推続し、越えた場合は、ステップS100に戻って、被形等化モードを一旦解除して、同期が回復した時点で再を形等化動作を最初からやり直すようにしたものである。

このような構成によれば、例えば、 留繁や落弦等が発生して映像信号が乱れ、 波形等化動作が非問期状態になった場合のように、 非同期状態があえて波形等化モードを解除する必要がないような一時的なものである場合は、 波形等化モードが解除されないため、 リンギング等を含む 画面が 表示されることを防止することができる。

以上この発明の一実施例を詳細に説明したが、 この発明はこのような実施例に限定されるもので はない。

否かを判定する場合を説明したが、これ以外の部分で判定するようにしてもよい。

また、先の実施例では、この発明を映像信号の 波形等化装置に適用する場合を説明したが、映像 信号以外の信号の波形等化装置に適用してもよい。

この他にもこの発明はその要旨を逸脱しない範囲で種々様々変形実施可能なことは勿論である。

[発明の効果]

以上述べたようにこの発明によれば、放形等化モードにおいて、放形等化動作が非同期状態になったとき、これが一時的なものか否かを判定し、一時的なものであれば、放形等化モードを継続するようにしたので、リンギング等が除去されていない画面が表示されることを防止することができる。


4. 図面の簡単な説明


第1 図はこの発明の一実施例の構成を示す回路 図、第2 図及び第3 図は第1 図の動作を説明する ためのフローチャート、第4 図は同じくタイミン グチャート、第5 図は従来の波形等化装置の構成

を示す回路図である。

1 1 … 入力端子、12 A / D 変換回路、13.
14 … 遅延回路、15 … T F、16 … 加算回路、
17 … スイッチ、18 … D / A 変換回路、19 …
出力端子、20 … 故形メモリ、21 … 制御回路、
22 … R O M、23 … R A M、24 … P L L 回路、
25 … R S フリップフロップ回路。

出願人代理人 弁理士 鈴 江 武 彦





第 1 図

